ADAMS & WILKS

ATTORNEYS AND COUNSELORS AT LAW

17 BATTERY PLACE

SUITE 1231

NEW YORK, NEW YORK 10004

BRUCE L. ADAMS VAN C. WILKS*

JOHN R. BENEFIEL*
FRANCO S. DE LIGUORI
TAKESHI NISHIDA
*NOT ADMITTED IN NEW YORK
*REGISTERED PATENT AGENT

MAR 2 7 2006

RIGGS T. STEWART (1924-1993)

TELEPHONE (212) 809-3700

FACSIMILE (212) 809-3704

March 24, 2006

COMMISSIONER FOR PATENTS P.O. Box 1450 Alexandria, VA 22313-1450

Re: Patent Application of Masakazu SUGIURA

Serial No. 10/712,145

Filing Date: November 13, 2003

Examiner: Matthew Van Nguyen

Group Art Unit: 2838

Docket No. S004-5147

SIR:

The above-identified application was filed claiming the right of priority based on the following foreign application(s).

1. Japanese Patent Appln. No. 2002-330846 filed November 14, 2002

Certified copy(s) are annexed hereto and it is requested that these document(s) be placed in the file and made of record.

Respectfully submitted,

ADAMS & WILKS

Attorneys for Applicant(s)

Ву:

Bruce L. Adams

Reg. No. 25,386

MAILING CERTIFICATE

I hereby certify that this correspondence is being deposited with the United States Postal Service as first-class mail in an envelope addressed to: COMMISSIONER FOR PATENTS, P.O. Box 1450, Alexandria, VA 22313-1450, on the date indicated below.

<u>Debra Buonincontri</u>

Name

Debra Brunencontre

Signature

March 24, 2006

Date

日本国特許庁 JAPAN PATENT OFFICE

別紙添付の書類に記載されている事項は下記の出願書類に記載されている事項と同一であることを証明する。

This is to certify that the annexed is a true copy of the following application as filed ith this Office.

出願年月日 Date of Application:

2002年11月14日

出 願 番 号 Application Number:

特願2002-330846

Application Number [ST. 10/C]:

[JP2002-330846]

顯 人 pplicant(s):

セイコーインスツルメンツ株式会社

CERTIFIED COPY OF PRIORITY DOCUMENT

牛 C Ja

特許庁長官 Commissioner, Japan Patent Office 2003年10月14日

今井康



【書類名】

特許願

【整理番号】

02000881

【提出日】

平成14年11月14日

【あて先】

特許庁長官

殿

【国際特許分類】

G05F 1/56

【発明者】

【住所又は居所】

千葉県千葉市美浜区中瀬1丁目8番地 セイコーインス

ツルメンツ株式会社内

【氏名】

杉浦 正一

【特許出願人】

【識別番号】

000002325

【氏名又は名称】

セイコーインスツルメンツ株式会社

【代表者】

入江 昭夫

【代理人】

【識別番号】

100096378

【弁理士】

【氏名又は名称】

坂上 正明

【手数料の表示】

【予納台帳番号】

008246

【納付金額】

21,000円

【提出物件の目録】

【物件名】

明細書 1

【物件名】

図面 1

【物件名】

要約書]

【包括委任状番号】

0103799

【プルーフの要否】

不要

£5

【書類名】

明細書

【発明の名称】

ボルテージ・レギュレータ及び電子機器

【特許請求の範囲】

【請求項1】 第1の基準電圧回路と、

電圧源の電圧に基づいた出力電圧を出力する出力端子と、

前記出力電圧を分圧する分圧回路と、

前記分圧回路の出力と前記第1の基準電圧回路の出力に基づいて信号を出力するエラー・アンプと、

前記電圧源と前記分圧回路の間に接続され、前記エラー・アンプの出力信号に 基づいてON/OFFが制御される出力トランジスタと、

前記出力端子の出力電圧信号および前記電圧源の電圧信号に基づいて前記エラー・アンプの動作電流を制御する電流増加回路と、を有することを特徴とするボルテージ・レギュレータ。

【請求項2】 前記電流増加回路は、前記出力電圧端子の電圧が所望値より も高い場合、前記エラー・アンプの動作電流を増加させることを特徴とする請求 項1に記載のボルテージ・レギュレータ。

【請求項3】 請求項2に記載の前記ボルテージ・レギュレータを有することを特徴とする電子機器。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】

本発明は、ボルテージ・レギュレータ(以下V/Rと記載する)のオーバーシュート特性を改善することが可能なV/Rに関する。

[0002]

【従来の技術】

従来のV/Rは、図3の回路図に示すように、基準電圧回路 10の基準電圧Vr ef1と、V/Rの出力端子 6 の電圧(以下出力電圧と記載する) V o u t を分圧 するブリーダ抵抗 11、12 の接続点の電圧との差電圧を、増幅するエラー・アンプ 13 からなる V/R制御回路と出力MOSトランジスタ 14 とからなっており

、電圧源15の与える電圧(以下VDD1と記載する)により動作する。エラー・アンプ13の出力電圧をVerr、ブリーダ抵抗11、12の接続点の電圧をVaとすれば、Vrefl>Vaならば、Verrは低くなり、逆にVrefl<Vaならば、Verrは高くなる。

[0003]

Verrが低くなると、出力MOSトランジスタ14は、この場合、P-chMOSトランジスタであるので、ゲート・ソース間電圧が大きくなり、0 N抵抗が小さくなり、出力電圧V o u t を上昇させるように働き、逆にV-crが高くなると、出力V-crが高くなると、出力V-crが高くなると、出力V-crが高くなると、出力V-crが高くなると、出力電圧V-crが高くなると、出力電圧V-crが高くなると、出力電圧V-crが高くなると、出力電圧V-crが高くなると、出力電圧V-crが高くなると、出力電圧V-crが高くなると、出力電圧V-crが高くなると、出力電圧V-crが高くなると、出力電圧V-crが高くなると、出力電圧V-crが高くなると、出力電圧V-crが高くなると、出力電圧V-crが高くなると、出力電圧V-crが高くなると、出力であります。

[0004]

一般にV/Rの場合、ここでは省略しているが必要に応じて位相補償用コンデンサを適当に付加させる必要があることが知られている。

[0005]

また一般にV/Rの場合、エラー・アンプ13は例えば図4に示すように、P-c hMOSトランジスタ16とP-chMOSトランジスタ17とからなるカレントミラー回路と、N-chMOSトランジスタ18とN-chMOSトランジスタ19とからなる入力差動対と、一定電流I1が流れる定電流回路20とで構成されることが知られている。

[0006]

【特許文献1】

特開平4-195613号公報(第1-3頁、第2図)

[0007]

【発明が解決しようとする課題】

しかし、従来のV/Rでは、エラー・アンプ13の動作電流は、定電流回路20によって決定されているので、低消費電流のV/Rを実現しようとこの定電流回路20の電流を減らすと、電源起動時すなわちVDD1がパルス的に与えられたときまたはV/Rの出力端子6に接続された負荷が急激に軽くなったときに、出力電圧Voutがオーバーシュート特性を示す傾向が強くなり、つまりは電源起動特性が犠牲になり、逆にオーバーシュート特性を改善したV/Rを実現しようとこの定電流回路20の電流を大きくすると、低消費電流特性が犠牲になるといっ

£

た問題点があった。

[0008]

バッテリーを電源に使用した場合、バッテリーの寿命を延ばすためには低消費電流特性であることが要求され、その一方でまたV/Rの出力電圧Voutのオーバーシュート特性において、V/Rの出力端子に外部より接続される素子の耐圧以上となってしまう状態は避けなければならない。

[0009]

V/Rのオーバーシュート特性を改善しようとすると、エラー・アンプ13の 広帯域化の目的でエラー・アンプ13の動作電流の増加は基本的に不可避である が、バッテリーを電源に使用した場合、低消費電流特性は使命であり、V/R自 身の消費電流の増加は容認されないのが現状である。

[0010]

【課題を解決するための手段】

そこで、この発明の目的は、従来のこのような問題点を解決するために、出力電圧Voutが制御されるべき一定電圧に対して所望値よりも高い場合にのみ、一時的にV/Rを構成するエラー・アンプの動作電流を大きく制御し、エラー・アンプの広帯域化を図ることで、オーバーシュート特性を改善し、その他の場合にはV/Rを構成するエラー・アンプを小さな動作電流とすることで低消費電流化を図ることを目的としている。

$[0\ 0\ 1\ 1]$

上記目的を達成するために、本願発明にかかるボルテージ・レギュレータは、第1の基準電圧回路と、電圧源の電圧に基づいた出力電圧を出力する出力端子と、前記出力電圧を分圧する分圧回路と、前記分圧回路の出力と前記第1の基準電圧回路の出力に基づいて信号を出力するエラー・アンプとを有する。さらに、前記電圧源と前記分圧回路の間に接続され、前記エラー・アンプの出力信号に基づいてON/OFFが制御される出力トランジスタと、前記出力端子の出力電圧信号および前記電圧源の電圧信号に基づいて前記エラー・アンプの動作電流を制御する電流増加回路と、を有することを特徴とする。

[0012]

また、前記電流増加回路は、前記出力電圧端子の電圧が所望値よりも高い場合 、前記エラー・アンプの動作電流を増加させることを特徴とする。

[0013]

本願発明にかかる電子機器は、前記ボルテージ・レギュレータを有することを 特徴とする。

$[0\ 0\ 1\ 4]$

【発明の実施の形態】

以下、本発明の実施例を図面を参照して説明する。図1は本発明の第1の実施例を示すV/Rの回路図である。図1と図4の相異は電流加算回路21が設けられているところにある。電流加算回路21は、出力電圧Voutが制御されるべき一定電圧に対して、所望値よりも高いことを検出した状態において、エラー・アンプの動作電流を増加させるように働く。

[0015]

電流加算回路21は、例えば図2のように、出力電圧Voutを分圧するブリーダ抵抗28、ブリーダ抵抗29と、ブリーダ抵抗28とブリーダ抵抗29の接続点の電圧VbによりON/OFF制御されるN-chMOSトランジスタ27と、N-chMOSトランジスタ27のドレインをプルアップするための抵抗26と、N-chMOSトランジスタ27のドレインをガルアップするための抵抗26と、N-chMOSトランジスタ27のドレインと抵抗26の接続点の電圧Vcを入力とするインバータ23と、インバータ23の出力電圧VdによりON/OFF制御されるN-chMOSトランジスタ22と、Vref2なる電圧を出力する基準電圧回路25と、Vref2なる電圧がゲートに与えられるN-chMOSトランジスタ24とからなる。そして、これは図2において点線で囲われた箇所に相当する。なお、図2においては、定電流回路20はVref2なる電圧がゲートに与えられるN-chMOSトランジスタとしている。

[0016]

出力電圧Voutを分圧するブリーダ抵抗 28とブリーダ抵抗 29との接続点の電位がVbなので、出力電圧Vout が高くなりVbがN-chMOSトランジスタ 27 をON させる電圧である場合、抵抗 26 に発生する電圧降下により、Vcの電圧は低く(以下 "L" と記載する)なり、出力電圧Vout が低くなりVbがN-chMOSトランジスタ 27 をOFF させる電圧である場合、Vcの電圧は高く(以下 "H" と記載する)な

る。

[0017]

Vcが猫狽+ある場合、これを入力とするインバータ23の出力電圧Vdは禰唐ニなり、N-chMOSトランジスタ22はONするので、Vref2なる電圧がゲートに与えられるN-chMOSトランジスタ24にはドレイン電流I2が流れることになり、エラー・アンプの動作電流がこの分だけ加算される。

[0018]

Vcが禰である場合、これを入力とするインバータ23の出力電圧Vdは猫となり、N-chMOSトランジスタ22はOFFするので、Vref2なる電圧がゲートに与えられるN-chMOSトランジスタ24にはドレイン電流は流れず、エラー・アンプの動作電流は定電流回路20による電流I1のみとなる。VbがN-chMOSトランジスタ27をONまたはOFFさせる出力電圧Voutはブリーダ抵抗28とブリーダ抵抗29の大きさを適当に与えることで設定可能であり、出力電圧Voutが制御されるべき一定電圧に対して、所望値よりも高いことを検出しエラー・アンプの動作電流を増加させることが可能である。

[0019]

出力電圧Voutが制御されるべき一定電圧に対して所望値よりも高い場合にのみ、一時的にV/Rを構成するエラー・アンプの動作電流を大きく制御し、エラー・アンプの広帯域化を図ることで、オーバーシュート特性を改善し、その他の場合にはV/Rを構成するエラー・アンプを小さな動作電流とすることで低消費電流化を図り、従来のV/Rでは、エラー・アンプ13の動作電流は、定電流回路20によって決定されているので、低消費電流のV/Rを実現しようとこの定電流回路20の電流を減らすと、電源起動時すなわちVDD1がパルス的に与えられたときまたはV/Rの出力端子6に接続された負荷が急激に軽くなったときに、出力電圧Voutがオーバーシュート特性を示す傾向が強くなる。つまり、電源起動特性が犠牲になり、逆にオーバーシュート特性を改善したV/Rを実現しようとこの定電流回路20の電流を大きくすると、低消費電流特性が犠牲になるといった問題点を解消することが可能である。

[0020]



以上の説明では、Vref2が定電流回路 2 0 を構成するN-chMOSトランジスタのゲートと、N-chMOSトランジスタ 2 4 とに与えられるとしているが、新たにVref3を設けてそれぞれ独立にVref2、Vref3を与えるものとし、Vref2、Vref3の値を任意に与えることで電流加算回路 2 1 が増加させる電流が、可変であり任意に設定できる効果が得られる。

[0021]

また、以上の説明において、ブリーダ抵抗28とブリーダ抵抗29を可変抵抗とすることで、一時的にV/Rを構成するエラー・アンプの動作電流を大きく制御する出力電圧Voutの下限値が可変であり任意に設定できる。

[0022]

また以上の説明では、電流加算回路21は図2のような構成として説明したが 、同様の機能を有することが可能なその他の構成でも同様な効果が得られる。

[0023]

【発明の効果】

以上、説明したように本発明のボルテージ・レギュレータによれば、出力電圧が制御されるべき一定電圧に対して、所望値よりも高いことを検出し、エラー・アンプの動作電流を増加させる回路を設けたことにより、出力電圧が制御されるべき一定電圧に対して所望値よりも高い場合にのみ、一時的にV/Rを構成するエラー・アンプの動作電流を大きく制御し、エラー・アンプの広帯域化を図ることで、オーバーシュート特性を改善し、その他の場合にはV/Rを構成するエラー・アンプを小さな動作電流とすることで低消費電流化を図ることが可能となる。

[0024]

しかも、前記出力電圧が制御されるべき一定電圧に対して、所望値よりも高い ことを検出し、エラー・アンプの動作電流を増加させる回路の構成次第で、エラ ー・アンプの動作電流を増加させる回路が増加させる電流や可変であり任意に設 定できる。

[0025]

しかも、前記出力電圧が制御されるべき一定電圧に対して、所望値よりも高い ことを検出し、エラー・アンプの動作電流を増加させる回路の構成次第で、エラ L 3 3

ー・アンプの動作電流を増加させる回路が検出する電圧が可変であり任意に設定できる。

[0026]

また、本願発明にかかる電子機器は、前記ボルテージ・レギュレータを有するので、低消費電力化が可能である。

【図面の簡単な説明】

図1

本発明の第1の実施例を示すボルテージ・レギュレータの回路説明図である。

【図2】

本発明の第1の実施例を示すボルテージ・レギュレータの回路説明図である。

【図3】

従来のボルテージ・レギュレータの回路説明図である。

図4

従来のボルテージ・レギュレータの回路説明図である。

【符号の説明】

- 14 出力MOSトランジスタ
- 18、19、20、22、24、27 N-chMOSトランジスタ
- 16、17 P-chMOSトランジスタ
- 10、25 基準電圧回路
- 11、12、28、29 ブリーダ抵抗
- 13 エラー・アンプ
- 21 電流加算回路
- 20 定電流回路
- 6 ボルテージ・レギュレータの出力端子
- 15 電圧源
- 23 インバータ
- 26 抵抗


1/




【書類名】

図面


図1]




【図2】



【図3】



【図4】



🛕 👯 🐧

【書類名】 要約書

【要約】

【課題】 オーバーシュート特性を改善したボルテージ・レギュレータの提供。

【解決手段】 出力電圧 Voutが制御されるべき一定電圧に対して所望値よりも高い場合にのみ、一時的にボルテージ・レギュレータを構成するエラー・アンプの動作電流を大きく制御することで、オーバーシュート特性を改善する。

【選択図】 図1

特願2002-330846

出願人履歴情報

識別番号

[000002325]

1. 変更年月日

1997年 7月23日

[変更理由]

名称変更

住 所 氏 名 千葉県千葉市美浜区中瀬1丁目8番地 セイコーインスツルメンツ株式会社